Глава 5. СЕМЕЙСТВО МИКРОКОНТРОЛЛЕРОВ C8051F02x

5.1. Обобщенная структура и состав семейства C8051F02x

Семейство C8051F02x состоит из 4 микроконтроллеров с номерами 020, 021, 022 и 023[10]. Обобщенная структура микроконтроллеров первого семейства C8051F02x, представленная на рис.5.1, состоит из трех функциональных групп: аналоговой периферии (Analog Peripherals), цифровой периферии (Digital Peripherals or Digital I/O) и высокопроизводительного контроллерного ядра (High-Speed Controller Core). Фактически, это семейство является расширенным первым семейством.
Основными отличиями этого семейства являются:

- Увеличенный до 64К объем Flash памяти программ;
- Увеличенный до 4К объем встроенной оперативной памяти, находящейся в адресном пространстве внешней памяти;
- Дополнительный второй быстродействующий восьмиразрядный аналого-цифровой преобразователь ADC1;
- Дополнительный второй аналоговый восьмиканальный мультиплексор AMUX1 второго аналого-цифрового преобразователя ADC1;
- Дополнительный второй предварительный усилитель PGA1 второго аналого-цифрового преобразователя ADC1 с коэффициентами усиления 0.5, 1, 2 и 4;
- Увеличенное количество восьмиразрядных портов ввода/вывода с 4 до 8;
- Мультиплексированный и не мультиплексированный интерфейсы внешней памяти программ/данных;
- Дополнительный второй последовательный быстродействующий порт UART1;
- Исполнение в другом корпусе (увеличенное количество выводов).

Естественно, что как и в других семействах, все сказанное относится только к основному (самому развитому) микроконтроллеру. Остальные микроконтроллеры отличаются от основного либо разрядностью первого аналого-цифрового преобразователя, либо количеством портов ввода/вывода.

В состав группы аналоговой периферии входят: первый аналого-цифровой преобразователь ADC0 с разрядностью (Resolutions) 12 бит (C8051F020/021) или 10 бит (C8051F022/023); первый аналоговый входной мультиплексор AMUX0 (Analog Multiplexer) на 8 (4) входов, которые могут быть запрограммированы как однополярные или дифференциальные входы; первый программируемый входной предварительный усилитель PGA0 (Programmable Gain Amplifier), который может быть запрограммирован на один из шести коэффициентов усиления (16, 8, 4, 2, 1, 0.5); второй аналого-цифровой преобразователь ADC1 с разрядностью 8 бит; второй аналоговый входной мультиплексор AMUX1 на 8 (4) входов; второй программируемый входной предварительный усилитель PGA1, который может быть запрограммирован на один из шести коэффициентов усиления (4, 2, 1, 0.5); источник опорного напряжения VREF на 2,4В (15 ppv/C˚); встроенный датчик температуры (Temperature Sensor) с точностью ±3C˚; два двенадцатиразрядных цифро-аналоговых преобразователя DAC; два аналоговых компаратора (Comparators) с программируемым гистерезисом, конфигурируемые при прерывании или сбросе; прецизионный монитор питания.

Группа узлов цифровой периферии содержит: программируемый массив PCA (Programmable Counter Array) с пятью режимами; интерфейсы: SMBus (совместимый с I2C); SPI (Serial Peripheral Interface) и два быстродействующих последовательных порта UART0 и UART1; четыре шестнадцатиразрядных таймера/счетчика общего назначения (Timers); восемь (C8051F020/022) или четыре (C8051F021/023) байтовых порта ввода/вывода (I/O Ports), совместимых с внешней пяти-вольтовой логикой; мультиплексированный и не мультиплексированный интерфейсы внешней памяти программ/данных.

Функциональная группа ядра микроконтроллера содержит:

- высокоскоростное ядро, работающее при частотах до 25МГц, обеспечивающее пиковую производительность до 25MIPS;
- встроенный программируемый генератор тактовой частоты (от 2 до 16 МГц); тактовый генератор с внешним кварцевым резонатором (RC - цепочкой, конденсатором или входом внешнего генератора);
- узел отладки - JTAG;
- 256 + 4096 байт оперативной памяти;
- 64К встроенной Flash памяти программ с внутрисистемным программированием ISP (In-System Programmable);

- схема контроля питания;
- охранный таймер WDT (Watchdog Timer);
- контроллер прерывания на 22 вектор.



Рис.5.1. Обобщенная структура микроконтроллеров семейства C8051F02x

Все микроконтроллеры семейства работают при напряжении питания от 2,7В до 3,6В в индустриальном диапазоне температур от -45 до +85С°. Линии портов ввода/вывода, сброса и JTAG работоспособны при питании 5В. Состав семейства и его основные характеристики приведены в таблице 5.1.

Таблица 5.1.

Состав семейства C8051F02x

	MIPS (Peak)	Flash Memory	RAM, byte	SMBus (I2C)	SPI	UART	Timers (16 bit)	PCA	I/O Ports	ADC0 Resolution 8 inputs	ADC1 Resolution 8 inputs	DAC's 12 bit	Comparators	Vref	Temp. Sensor	Package
C8051F020	25	64k	4352	√	√	2	5	√	64	12	8	2	2	√	√	100TQFP
C8051F021	25	64k	4352	√	√	2	5	√	32	12	8	2	2	√	√	64TQFP
C8051F022	25	64k	4352	√	√	2	5	√	64	10	8	2	2	√	√	100TQFP
C8051F023	25	64k	4352	√	√	2	5	√	32	10	8	2	2	√	√	64TQFP

5.2. Функциональные схемы, типы корпусов и назначение выводов

Микроконтроллеры семейства C8051F020 имеют различное количество выводов (соответственно и корпус). Микроконтроллеры C8051F020/022 выпускаются в корпусе со 100 выводами - TQFP-100 (см. рис.5.2). Микроконтроллеры C8051F021/023 выпускаются в корпусе с 64 выводами - TQFP-64(см. рис.5.3). Функциональные схемы всех микроконтроллеров отличаются и показаны на рис.5.4 - 5.7. Назначение выводов микроконтроллеров семейства C8051F020-024 приведено в таблице 5.2.



Рис.5.2. Расположение выводов микроконтроллеров C8051F020/022 в корпусе TQFP-100



Рис.5.3. Расположение выводов микроконтроллеров C8051F021/023 в корпусе TQFP-64



Рис.5.4. Функциональная схема микроконтроллера C8051F020 в корпусе TQFP-100



Рис.5.5. Функциональная схема микроконтроллера C8051F021 в корпусе TQFP-64



Рис.5.6. Функциональная схема микроконтроллера C8051F022 в корпусе TQFP-100



Рис.5.7. Функциональная схема микроконтроллера C8051F023 в корпусе TQFP-64

Таблица 5.2. 6

Сводная таблица нумерации, названия и назначения выводов семейства C8051F02x

Имя	Выводы		Тип	Описание
	F020	F021		
	F022	F023		
VDD	37,64, 90	24,41, 57		Цифровое напряжение питания (должно быть от +2.7 до +3.6 V)
DGND	38,63, 89	25,40, 56		Цифровая земля
AV+	11, 14	6		Аналоговое напряжение питания (должно быть от +2.7 до +3.6 V)
AGND	10, 13	5		Аналоговая земля
TMS	1	58	D In	JTAG Test Mode Select – сигнал режима интерфейса программирования и отладки
TCK	2	59	D In	JTAG Test Clock – сигнал тактирования интерфейса программирования и отладки
TDI	3	60	D In	JTAG Test Data Input – входной сигнал данных интерфейса программирования и отладки (запоминается по переднему фронту сигнала тактирования TCK)
TDO	4	61	D Out	JTAG Test Data Output – выходной сигнал данных интерфейса программирования и отладки (данные сдвигаются по заднему фронту сигнала тактирования TCK. TDO – выход с тремя состояниями
RST/	5	62	D I/O	Сигнал сброса
XTAL1	26	17	A In	Вход подключения кварцевого генератора
XTAL2	27	18	A Out	Выход подключения кварцевого генератора
MONEN	28	19	D In	VDD Monitor Enable – вход разрешения встроенного монитора питания
VREF	12	7	A I/O	Voltage Reference Output – выход встроенного источника опорного напряжения и вход опорного напряжения DAC для F021 / F023 .
VREFA		8	A In	Вход внешнего опорного напряжения для ADC0 и ADC1

VREF0	16		A In	Вход внешнего опорного напряжения для ADC0
VREF1	17		A In	Вход внешнего опорного напряжения для ADC1
VREFD	15		A In	Вход внешнего опорного напряжения для DAC
AIN0.0	18	9	A In	Аналоговый вход 0 мультиплексора ADCO
AIN0.l	19	10	A In	Аналоговый вход 1 мультиплексора ADCO
AIN0.2	20	11	A In	Аналоговый вход 2 мультиплексора ADCO
AIN0.3	21	12	A In	Аналоговый вход 3 мультиплексора ADCO
AIN0.4	22	13	A In	Аналоговый вход 4 мультиплексора ADCO
AIN0.5	23	14	A In	Аналоговый вход 5 мультиплексора ADCO
AIN0.6	24	15	A In	Аналоговый вход 6 мультиплексора ADCO
AIN0.7	25	16	A In	Аналоговый вход 7 мультиплексора ADCO
CP0+	9	4	A In	Неинвертирующий вход компаратора 0
CP0-	8	3	A In	Инвертирующий вход компаратора 0
CP1+	7	2	A In	Неинвертирующий вход компаратора 1
CP1-	6	1	A In	Инвертирующий вход компаратора 1
DAC0	100	64	A Out	Аналоговый выход DAC0
DAC1	99	63	A Out	Аналоговый выход DAC1
P0.0	62	55	D I/O	Линия ввода/вывода Port 0.0
P0.l	61	54	D I/O	Линия ввода/вывода Port 0.1
P0.2	60	53	D I/O	Линия ввода/вывода Port 0.2
P0.3	59	52	D I/O	Линия ввода/вывода Port 0.3
P0.4	58	51	D I/O	Линия ввода/вывода Port 0.4
P0.5/ALE	57	50	D I/O	Линия ввода/вывода Port 0.5 или строб записи адреса внешней памяти в мультиплексированном режиме
P0.6/RD/	56	49	D I/O	Линия ввода/вывода Port 0.6 или строб чтения RD/ внешней памяти
P0.7/WR/	55	48	D I/O	Линия ввода/вывода Port 0.7 или строб записи WR/ внешней памяти
AIN1.0/A8/P1.0	36	29	A In D I/O	Линия ввода/вывода Port 1.0 или Аналоговый вход 0 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.1/A9/P1.1	35	28	A In D I/O	Линия ввода/вывода Port 1.1 или Аналоговый вход 1 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.2/A10/P1.2	34	27	A In D I/O	Линия ввода/вывода Port 1.2 или Аналоговый вход 2 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.3/A11/P1.3	33	26	A In D I/O	Линия ввода/вывода Port 1.3 или Аналоговый вход 3 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.4/A12/P1.4	32	23	A In D I/O	Линия ввода/вывода Port 1.4 или Аналоговый вход 4 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.5/A13/P1.5	31	22	A In D I/O	Линия ввода/вывода Port 1.5 или Аналоговый вход 5 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.6/A14/P1.6	30	21	A In D I/O	Линия ввода/вывода Port 1.6 или Аналоговый вход 6 мультиплексора ADC1 или Линия адреса в немультиплексированном режиме доступа к внешней памяти
AIN1.7/A15/P1.7	29	20	A In D I/O	Линия ввода/вывода Port 1.7 или Аналоговый вход 7 мультиплексора ADC1 или Линия адреса в не мультиплексированном режиме доступа к внешней памяти
A8m/A0/P2.0	46	37	D I/O	Линия ввода/вывода Port 2.0 или линии адреса в мультиплексированном и немультиплексированном режимах доступа к внешней памяти
A9m/Al/P2.1	45	36	D I/O	Линия ввода/вывода Port 2.1
A10m/A2/P2.2	44	35	D I/O	Линия ввода/вывода Port 2.2
Allm/A3/P2.3	43	34	D I/O	Линия ввода/вывода Port 2.3
A12m/A4/P2.4	42	33	D I/O	Линия ввода/вывода Port 2.4

A13m/A5/P2.5	41	32	D I/O	Линия ввода/вывода Port 2.5
A14m/A6/P2.6	40	31	D I/O	Линия ввода/вывода Port 2.6
A15m/A7/P2.7	39	30	D I/O	Линия ввода/вывода Port 2.7
AD0/D0/P3.0	54	47	D I/O	Линия ввода/вывода Port 3.0 или линия адреса/данных в мультиплексированном режиме или линия данных в немультиплексированном режиме доступа к внешней памяти
AD1/D1/P3.1	53	46	D I/O	Линия ввода/вывода Port 3.1
AD2/D2/P3.2	52	45	D I/O	Линия ввода/вывода Port 3.2
AD3/D3/P3.3	51	44	D I/O	Линия ввода/вывода Port 3.3
AD4/D4/P3.4	50	43	D I/O	Линия ввода/вывода Port 3.4
AD5/D5/P3.5	49	42	D I/O	Линия ввода/вывода Port 3.5
AD6/D6/P3.6/IE6	48	39	D I/O	Линия ввода/вывода Port 3.6
AD7/D7/P3.7/IE7	47	38	D I/O	Линия ввода/вывода Port 3.7
P4.0	98		D I/O	Линия ввода/вывода Port 4.0
P4.1	97		D I/O	Линия ввода/вывода Port 4.1
P4.2	96		D I/O	Линия ввода/вывода Port 4.2
P4.3	95		D I/O	Линия ввода/вывода Port 4.3
P4.4	94		D I/O	Линия ввода/вывода Port 4.4
ALE/P4.5	93		D I/O	Линия ввода/вывода Port 4.5 или строб записи адреса внешней памяти в мультиплексированном режиме
/RD/P4.6	92		D I/O	Линия ввода/вывода Port 4.6 или строб чтения RD/ внешней памяти
/WR/P4.7	91		D I/O	Линия ввода/вывода Port 4.7 или строб записи WR/ внешней памяти
A8/P5.0	88		D I/O	Линия ввода/вывода Port 5.0 или линия адреса в немультиплексированном режиме доступа к внешней памяти
A9/P5.1	87		D I/O	Линия ввода/вывода Port 5.1
A10/P5.2	86		D I/O	Линия ввода/вывода Port 5.2
A11/P5.3	85		D I/O	Линия ввода/вывода Port 5.3
A12/P5.4	84		D I/O	Линия ввода/вывода Port 5.4
A13/P5.5	83		D I/O	Линия ввода/вывода Port 5.5
A14/P5.6	82		D I/O	Линия ввода/вывода Port 5.6
A15/P5.7	81		D I/O	Линия ввода/вывода Port 5.7
A8m/A0/P6.0	80		D I/O	Линия ввода/вывода Port 6.0 или линии адреса в мультиплексированном и немультиплексированном режимах доступа к внешней памяти.
A9m/Al/P6.1	79		D I/O	Линия ввода/вывода Port 6.1
A10m/A2/P6.2	78		D I/O	Линия ввода/вывода Port 6.2
Allm/A3/P6.3	77		D I/O	Линия ввода/вывода Port 6.3
A12m/A4/P6.4	76		D I/O	Линия ввода/вывода Port 6.4
A13m/A5/P6.5	75		D I/O	Линия ввода/вывода Port 6.5
A14m/A6/P6.6	74		D I/O	Линия ввода/вывода Port 6.6
A15m/A7/P6.7	73		D I/O	Линия ввода/вывода Port 6.7
AD0/D0/P7.0	72		D I/O	Линия ввода/вывода Port 7.0 или линия адреса/данных в мультиплексированном режиме или линия данных в немультиплексированном режиме доступа к внешней памяти
AD1/D1/P7.1	71		D I/O	Линия ввода/вывода Port 7.1
AD2/D2/P7.2	70		D I/O	Линия ввода/вывода Port 7.2
AD3/D3/P7.3	69		D I/O	Линия ввода/вывода Port 7.3
AD4/D4/P7.4	68		D I/O	Линия ввода/вывода Port 7.4
AD5/D5/P7.5	67		D I/O	Линия ввода/вывода Port 7.5
AD6/D6/P7.6	66		D I/O	Линия ввода/вывода Port 7.6
AD7/D7/P7.7	65		D I/O	Линия ввода/вывода Port 7.7

5.3. Электрические параметры и предельные режимы эксплуатации

Общие электрические характеристики семейства приведены в таблице 5.3.

Таблица 5.3.

Общие электрические характеристики семейства C8051F02x

Параметр	Условия	MIN	НОРМА	MAX
Напряжение питания аналоговой части, V	Напряжение питания аналоговой части должно быть больше 1V для работы супервизора питания	2.7	3.0	3.6
Ток потребления аналоговой части, mA	VREF, ADC, DACs и компараторы включены		1	2
Ток потребления при выключенной аналоговой части, μA	VREF, ADC, DACs, компараторы и генератор выключены		5	20
Допустимая разница напряжений питания аналоговой и цифровой частей, V	| VDD - VA+ |			0.5
Напряжение питания цифровой части, V		2.7	3.0	3.6
Ток потребления цифровой части в активном режиме, mA	VDD = 2.7V, Clock=25MHz VDD = 2.7V, Clock=lMHz VDD = 2.7V, Clock=32kHz		10 0.5 10 μA	
Ток потребления цифровой части в пассивном режиме, μA	Генератор выключен		5	
Напряжения сохранения данных в RAM, V			1.5	
Рабочий тепературный диапазон, °C		-40		+85

Предельные режимы эксплуатации приведены в таблице 5.4.

Таблица 5.4.

Предельные параметры семейства C8051F02x

Предельная температура корпуса	-55 - 125°C
Предельная температура хранения	-65 - 150°C
Предельные напряжения на всех выводах кроме VDD и Port I/O по отношению к DGND	-0.3V - (VDD + 0.3V)
Предельные напряжения на всех выводах Port I/O и RST/ по отношению к DGND	-0.3V - 5.8V
Предельное напряжение на вывода VDD по отношению к DGND	-0.3V - 4.2V
Максимальный общий ток через VDD, AV+, DGND и AGND	800mA
Максимальный выходной ток через любой вывода Port I/O	100mA
Максимальный выходной ток через любой другой вывод	25mA

Превышение параметров, указанных в таблице, может привести к повреждению изделия. Не рекомендуется эксплуатация изделия в предельных режимах, т.к. это приводит к снижению надежности и ресурса.

5.4. Подсистемы семейства C8051F02x

Микроконтроллеры семейства C8051F02x имеют типовое ядро CIP-51 фирмы Cygnal с подсистемой отладки и программирования JTAG и набором инструкций, описанные в разделах 2.1-2.3. Особенностями ядра данного семейства является наличие у всех микроконтроллеров семейства пяти шестнадцатиразрядных таймеров/счетчиков и различное количество портов ввода/вывода (8 или 4) у микроконтроллеров, выполненных в различных корпусах.

Еще одной особенностью микроконтроллеров семейства C8051F02x является наличие развитого интерфейса внешней памяти программ и данных, который может работать в мультиплексированном и немультиплексированном режимах. Причем этот интерфейс может работать как на основных портах P1-P3, так и на дополнительных портах P5-P7 в зависимости от настройки.

Для обеспечения высокой работоспособности и легкости использования, ядро имеет дополнительные подсистемы обеспечения: развитый контроллер прерываний, мощная подсистема сброса и подсистема тактовых генераторов.

Расширенный контроллер прерываний ядра семейства C8051F02x может обслужить 22 источник прерываний, в отличие от 7 у стандартного ядра 8051. Это позволяет повысить общую производительность системы за счет обслуживания прерываний от многочисленных аналоговых узлов и освобождения мощности процессора для основной задачи.

Ядро CIP-51 имеет стандартное адресное пространство - 64К и стандартную конфигурацию адресов программ и данных.

Ядро оснащено встроенной памятью данных с произвольным доступом (RAM) объемом 256 байт (0x00-0xFF).

Младшие 128 байт (0x00-0x7F) доступны инструкциям с прямой и косвенной адресацией, регистры специальных функций SFR доступны только инструкциям с прямой адресацией, а старшие 128 байт (0x80-0xFF) - только инструкциям с косвенной адресацией. Первые 32 байта (0x00-0x1F) адресуются как четыре банка регистров общего назначения, а следующие 16 байт (0x20-0x2F) - имеют битовую адресацию. Кроме этого, микроконтроллеры дополнительно имеют 4096 байта оперативной памяти во внешнем адресном пространстве памяти данных. Этот 4К блок может быть доступен с помощью инструкции MOVX.

Карта памяти семейства микроконтроллеров C8051F020 представлена на рис.5.8.

Каждый из четырех банков регистров общего назначения состоит из восьми регистров R0-R7. Только один из банков может быть разрешен. Переключение банков осуществляется с помощью битов RSO (PSW.3) и RSI (PSW.4).

Программный стек также располагается в основных 256 байтах оперативной памяти. Область стека также задается соответствующим значением регистра SP (0x81 SFR).



Рис.5.8. Карта памяти семейства C8051F02x

5.5. Регистр специальных функций SFR

Прямо адресуемое адресное пространство памяти данных 0x80-0xFF занято регистрами специальных функций (SFRs). С помощью этих регистров осуществляется управление и обмен данными между ресурсами ядра CIP-51 и периферией. Регистры специальных функций ядра CIP-51 с одной стороны соответствуют регистрам стандартного 8051, а с другой - дополнены возможностями конфигурирования и обмена данными с оригинальными подсистемами микроконтроллеров Cygnal.

Регистры SFR доступны для инструкций с прямой адресацией в пространстве адресов 0x80 to 0xFF. Регистры с адресами, оканчивающимися на 0x0 или 0x8 (например, P0, TCON, P1, SCON, IE и т.д.) являются и бит- адресуемыми и байт- адресуемыми. Все остальные регистры SFR являются только байт- адресуемыми. Неиспользуемые адреса в адресном пространстве SFR зарезервированы для развития. Использование этих адресов приводит к неопределенному результату и нежелательно. Описание каждого из регистров будет приведено ниже. В таблице 5.5. приведена карта адресного пространства SFR регистров.

Таблица 5.5.

Карта адресов регистров специальных функций SFR

F8	SPIOCN	PCAOH	PCAOCPHO	PCAOCPH1	PCAOCPH2	PCAOCPH3	PCAOCPH4	WDTCN
F0	B	SCON1	SBUF1	SADDR1	TL4	TH4	EIP1	EIP2
E8	ADCOCN	PCAOL	PCAOCPLO	PCAOCPL1	PCAOCPL2	PCAOCPL3	PCAOCPL4	RSTSRC
E0	ACC	XBRO	XBR1	XBR2	RCAP4L	RCAP4H	EIE1	EIE2
D8	PCAOCN	PCAOMD	PCAOCPMO	PCAOCPM1	PCAOCPM2	PCAOCPM3	PCAOCPM4	
D0	PSW	REFOCN	DACOL	DACOH	DACOCN	DAC1L	DAC1H	DAC1CN
C8	T2CON	T4CON	RCAP2L	RCAP2H	TL2	TH2		SMBOCR
C0	SMBOCN	SMBOSTA	SMBODAT	SMBOADR	ADCOGTL	ADCOGTH	ADCOLTL	ADCOLTH
B8	IP	SADENO	AMXOCF	AMXOSL	ADCOCF	P1MDIN	ADCOL	ADCOH
B0	P3	OSCXCN	OSCICN			P74OUT*	FLSCL	FLACL
A8	IE	SADDRO	ADC1CN	ADC1CF	AMX1SL	P3IF	SADEN1	EMIOCN
A0	P2	EMIOTC		EMIOCF	POMDOUT	P1MDOUT	P2MDOUT	P3MDOUT
98	SCONO	SBUFO	SPIOCFG	SPIODAT	ADC1	SPIOCKR	CPTOCN	CPT1CN
90	PI	TMR3CN	TMR3RLL	TMR3RLH	TMR3L	TMR3H	P7*	
88	ICON	TMOD	TL0	TL1	TH0	TH1	CKCON	PSCTL
80	P0	SP	DPL	DPH	P4*	P5*	P6*	PCON
	0(8)	1(9)	2(A)	3(B)	4(C)	5(D)	6(E)	7(F)

* - Только для микроконтроллеров C8051F020/022

В таблице 5.6. регистры приведены в алфавитном порядке. Пропущенные адреса зарезервированы.

Таблица 5.6.

Таблица адресов регистров специальных функций в алфавитном порядке

Название регистра	Адрес регистра	Описание функционального назначения регистра	Раздел описания
ACC	0xEO	Аккумулятор	3.6.24
ADC0CF	0xBC	Конфигурация ADC	3.6.3.
ADC0CN	0xE8	Управление ADC	3.6.4
ADC0GTH	0xC5	Старший байт верхнего порога данных ADC	3.6.7
ADC0GTL	0xC4	Младший байт верхнего порога данных ADC	3.6.8
ADC0H	0xBF	Старший байт данных ADC	3.6.5
ADC0L	0xBE	Младший байт данных ADC	3.6.6
ADC0LTH	0xC7	Старший байт нижнего порога данных ADC 8	3.6.9
ADC0LTL	0xC6	Младший байт нижнего порога данных ADC	3.6.10
ADC1	0x9C	Регистр данных ADC1	5.6.4
ADC1CF	0xAB	Регистр конфигурации аналогового мультиплексора 1	5.6.1
ADC1CN	0xAA	Регистр управления ADC1	5.6.3
AMX0CF	0xBA	Конфигурация мультиплексора MUX ADC	3.6.1

AMX0SL	0xBB	Выбор каналов мультиплексора MUX ADC	3.6.2
AMX1SL	0xAC	Регистр выбора каналов аналогового мультиплексора AMUX1	5.6.2
B	0xFO	Регистр B	3.6.25
CKCON	0x8E	Регистр управления тактовой частотой таймеров	5.6.33
CPT0CN	0x9E	Управление компаратором 0	3.6.17
CPT1CN	0x9F	Управление компаратором 1	3.6.18
DAC0CN	0xD4	Управление DAC 0	5.6.5
DAC0H	0xD3	Старший байт данных DAC 0	3.6.11
DAC0L	0xD2	Младший байт данных DAC 0	3.6.12
DAC1CN	0xD7	Управление DAC 1	5.6.6
DAC1H	0xD6	Старший байт данных DAC 1	3.6.14
DAC1L	0xD5	Младший байт данных DAC 1	3.6.15
DPH	0x83	Старший байт указателя данных	3.6.22
DPL	0x82	Младший байт указателя данных	3.6.21
EIE1	0xE6	Разрешение дополнительных прерываний 1	3.6.29
EIE2	0xE7	Разрешение дополнительных прерываний 2	5.6.9
EIP1	0xF6	Приоритеты дополнительных прерываний 1	3.6.31
EIP2	0xF7	Приоритеты дополнительных прерываний 2	5.6.10
EMI0CF	0xA3	Регистр конфигурации внешней памяти	5.6.17
EMI0CN	0xAF	Управление интерфейсом внешней памяти	5.6.16
EMI0TC	0xA1	Регистр временного контроля EMIF	5.6.18
FLSCL	0xB6	Управление временем доступа к Flash	5.6.13
IE	0xA8	Разрешение прерываний	3.6.27
IP	0xB8	Управление приоритетами прерываний	3.6.28
OSCICN	0xB2	Управление внутренним генератором	3.6.40
OSCXCN	0xBl	Управление внешним генератором	3.6.41
P0	0x80	Выходной регистр Port 0	3.6.45
P1	0x90	Выходной регистр Port 1	3.6.47
P1MDIN	0xBD	Регистр режима ввода порта 1	5.6.19
P2	0xAO	Выходной регистр Port 2	3.6.50
P3	0xBO	Выходной регистр Port 3	3.6.52
P3IF	0xAD	Регистр флагов прерывания порта 3	5.6.20
P4	0x84	Регистр порта 4	5.6.22
P5	0x85	Регистр порта 5	5.6.23
P6	0x86	Регистр порта 6	5.6.24
P7	0x96	Регистр порта 7	5.6.25
P74OUT	0xB5	Регистр режимов вывода портов 4-7	5.6.21
PCA0CN	0xD8	Управление программируемым счетчиком-массивом 0 Control (PCA)	3.6.82
PCA0CPH1	0xFB	Старший байт модуля захвата 1 PCA	3.6.88
PCA0CPH2	0xFC	Старший байт модуля захвата 2 PCA	3.6.88
PCA0CPH3	0xFD	Старший байт модуля захвата 3 PCA	3.6.88
PCA0CPH4	0xFE	Старший байт модуля захвата 4 PCA	3.6.88
PCA0CPHO	0xFA	Старший байт модуля захвата 0 PCA	3.6.88
PCA0CPL0	0xEA	Младший байт модуля захвата 0 PCA	3.6.87
PCA0CPL1	0xEB	Младший байт модуля захвата 1 PCA	3.6.87
PCA0CPL2	0xEC	Младший байт модуля захвата 2 PCA	3.6.87
PCA0CPL3	0xED	Младший байт модуля захвата 3 PCA	3.6.87
PCA0CPL4	0xEE	Младший байт модуля захвата 4 PCA	3.6.87

PCA0CPM0	0xDA	PCA модуль захвата/сравнения 0	3.6.84
PCA0CPM1	0xDB	PCA модуль захвата/сравнения 1	3.6.84
PCA0CPM2	0xDC	PCA модуль захвата/сравнения 2	3.6.84
PCA0CPM3	0xDD	PCA модуль захвата/сравнения 3	3.6.84
PCA0CPM4	0xDE	PCA модуль захвата/сравнения 4	3.6.84
PCA0H	0xF9	Старший байт данных PCA	3.6.86
PCA0L	0xE9	Младший байт данных PCA	3.6.85
PCA0MD	0xD9	Регистр управления режимом PCA	5.6.40
PCON	0x87	Управление питанием	5.6.11
PRT0CF	0xA4	Конфигурация Port 0	3.6.46
PRT1CF	0xA5	Конфигурация Port 1	3.6.48
PRT1IF	0xAD	Флаги прерывания Port 1	3.6.49
PRT2CF	0xA6	Конфигурация Port 2	3.6.51
PRT3CF	0xA7	Конфигурация Port 3	3.6.53
PSCTL	0x8F	Управление R/W программ	5.6.14
PSW	0xDO	Слово состояния программы	3.6.23
RCAP2H	0xCB	Старший байт таймера/счетчика 2	3.6.74
RCAP2L	0xCA	Младший байт таймера/счетчика 2	3.6.73
RCAP4H	0xE5	Старший байт таймера/счетчика 4	5.6.37
RCAP4L	0xE4	Младший байт таймера/счетчика 4	5.6.36
REF0CN	0xDl	Управление источником опорного напряжения	5.6.7
RSTSRC	0xEF	Управление источниками сброса	3.6.39
SADDR0	0xA9	Регистр адреса ведомого порта UART0	5.6.27
SADDR1	0xF4	Регистр адреса ведомого порта UART1	5.6.31
SADEN0	0xB9	Регистр разрешения адреса ведомого порта UART0	5.6.28
SADEN1	0xAE	Регистр разрешения адреса ведомого порта UART1	5.6.32
SBUF0	0x99	Буфер данных последовательного порта 0 (UART0)	3.6.63
SBUF1	0xF2	Буфер данных последовательного порта 1 (UART1)	5.6.30
SCON0	0x98	Управление последовательным портом 0 (UART0)	3.6.64
SCON1	0xF1	Управление последовательным портом 1 (UART1)	5.6.29
SMB0ADR	0xC3	Адреса SMBus 0	3.6.57
SMB0CN	0xCO	Управление SMBus 0	3.6.54
SMB0CR	0xCF	Управление скоростью SMBus 0	3.6.55
SMB0DAT	0xC2	Данные SMBus 0	3.6.56
SMB0STA	0xCl	Состояние SMBus 0	3.6.58
SP	0x81	Указатель стека	3.6.20
SPI0CFG	0x9A	Конфигурация последовательного периферийного интерфейса (SPI)	3.6.59
SPI0CKR	0x9D	Управление скоростью SPI	3.6.61
SPI0CN	0xF8	Управление шиной SPI	3.6.60
SPI0DAT	0x9B	Данные SPI	3.6.62
T2CON	0xC8	Управление таймера/счетчика 2	3.6.72
T4CON	0xC9	Управление таймера/счетчика 4	5.6.35
TCON	0x88	Управление таймерами/счетчиками	3.6.65
TH0	0x8C	Старший байт данных таймера/счетчика 0	3.6.70
TH1	0x8D	Старший байт данных таймера/счетчика 1	3.6.71
TH2	0xCD	Старший байт данных таймера/счетчика 2	3.6.76
TH4	0xF5	Регистр старшего байта таймера 4	5.6.39
TL0	0x8A	Младший байт данных таймера/счетчика 0	3.6.68

TL1	0x8B	Младший байт данных таймера/счетчика 1	3.6.69
TL2	0xCC	Младший байт данных таймера/счетчика 2	3.6.75
TL4	0xF4	Регистр младшего байта таймера 4	5.6.38
TMOD	0x89	Режимы таймеров счетчиков	3.6.66
TMR3CN	0x91	Регистр управления таймера 3	5.6.34
TMR3H	0x95	Старший байт таймера 3	3.6.80
TMR3L	0x94	Младший байт таймера 3	3.6.79
TMR3RLH	0x93	Перезагрузка старшего байта таймера 3	3.6.78
TMR3RLL	0x92	Перезагрузка младшего байта таймера 3	3.6.77
WDTCN	0xFF	Управление охранным счетчиком (WDT)	3.6.38
XBR0	0xEl	Конфигурация коммутатора ресурсов (Crossbar) 1	3.6.42
XBR1	0xE2	Конфигурация коммутатора ресурсов (Crossbar) 2	3.6.43
XBR2	0xE3	Конфигурация коммутатора ресурсов (Crossbar) 3	5.6.19

5.6. Регистры SFR

Управление и обмен данными с всей аналоговой и цифровой периферией микроконтроллеры семейства C8051F020 осуществляют через регистры SFR. Как уже отмечалось выше, это третье семейство является расширенным вариантом первого семейства с увеличенным объемом Flash (64К, а на 32К) и внешней оперативной (4К, а не 2К) памяти, расширенным набором аналоговой и цифровой периферии, модернизированным коммутатором ресурсов Crossbar и мощным интерфейсом внешней памяти программ и данных. Очевидно, что и описание многих регистров полностью совпадает с описанием регистров первого семейства. Ниже приводится только описание регистров, отличающихся от первого семейства. Для регистров, описание которых полностью совпадает с описанием регистров первого семейства, даются ссылки на соответствующие разделы в таблице 5.6. Кроме того, в этом разделе будут даны описания некоторых функциональных узлов, отличающихся от приведенных в главе 2 или отсутствующих в ней.

5.6.1. AMX1CF - Регистр конфигурации аналогового мультиплексора 1

Название регистра:	AMX1CF - AMUX1 Configuration Register		
SFR адрес:	0xAB	Значение после сброса:	11111000b (0xF8)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
AD1SC4	AD1SC3	AD1SC2	AD1SC1	AD1SC0	-	AMP1GN 1	AMP1GN 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-3: ADISC4-0 - определяют период преобразования по примерной формуле:

AD1SC = (SYSCLK / CLK1) - 1,

где AD1SC - код периода преобразования аналого-цифрового преобразователя ADC1;
SYSCLK - системная тактовая частота;
CLK1 - частота аналого-цифрового преобразователя ADC1.

Бит 2 не используется, при чтении возвращает 0b, при записи значение игнорируется.

Биты 1-0: AMP1GN1-0 определяют коэффициент усиления входного усилителя PGA1:

00 - коэффициент усиления равен 0.5;
01 - коэффициент усиления равен 1;
10 - коэффициент усиления равен 2;
11 - коэффициент усиления равен 4.

5.6.2. AMX1SL - Регистр выбора каналов аналогового мультиплексора AMUX1

Название регистра:	AMX1SL - AMUX1 Channel Select Register		
SFR адрес:	0xAC	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
-	-	-	-	-	AMX1AD2	AMX1AD1	AMX1AD0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-3 не используются, читаются как 00000b, при записи игнорируется.

Биты 2-0: AMX1AD2-0 - AMUX1 Address Bits - биты выбора канала мультиплексора:

000 - выбран канал AIN1.0;
001 - выбран канал AIN1.1;
010 - выбран канал AIN1.2;
011 - выбран канал AIN1.3;
100 - выбран канал AIN1.4;
101 - выбран канал AIN1.5;
110 - выбран канал AIN1.6;
111 - выбран канал AIN1.7.

5.6.3. ADC1CN - Регистр управления ADC1

Название регистра:	ADC1CN - ADC1 Control Register		
SFR адрес:	0xAA	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
AD1EN	AD1TM	AD1INT	AD1BUSY	AD1CM2	AD1CM1	AD1CM0	-
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: AD1EN - Бит разрешения работы ADC1 (0 - выключен; 1- включен);

Бит 6: AD1TM - Бит режима слежения: (0 - слежение выключено до начала преобразования; 1 - режим слежения задается битами AD1STM2-0:

00 - Слежение начинается с установки ADBUSY и продолжается 3 периода преобразования;

01 - Слежение начинается с переполнения таймера 3 и продолжается 3 периода преобразования;

10 - Слежение производится только тогда, когда внешний вход CNVSTR имеет низкий логический уровень;

11 - Слежение начинается с переполнения таймера 2 и продолжается 3 периода преобразования;

Бит 5: AD1INT - Флаг прерывания завершения преобразования, устанавливается в 1 после завершения преобразования. Бит необходимо обнулять программно;

Бит 4: AD1BUSY - Бит занятости:

При чтении:

0 - Преобразование завершено или после сброса не было преобразований. Перепад уровней с высокого в низкий генерирует прерывание, если оно разрешено;

1 - ADC занят преобразованием;

При записи:

0 - Игнорируется;

1 - Запускает преобразование, если AD1CM2-0 = 000b;

Биты 3-1: AD1CM2-0 - режимы задания запуска преобразования;

Если AD1TM=0

000	Преобразование начинается при установке бита AD1BUSY
001	Преобразование начинается при переполнении таймера 3
010	Преобразование начинается по перепаду уровней с низкого в высокий на входе CNVSTR
011	Преобразование начинается при переполнении таймера 2
1xx	Преобразование начинается при установке бита AD0BUSY, т.е. синхронный запуск ADC0 и ADC1

Если AD1TM=1

000	Слежение начинается при установке бита AD1BUSY и продолжается 3 такта
001	Слежение начинается при переполнении таймера 3 и продолжается 3 такта
010	Слежение начинается при низком уровне на входе CNVSTR, преобразование начинается по перепаду уровней с низкого в высокий на входе CNVSTR
011	Слежение начинается при переполнении таймера 2 и продолжается 3 такта
1xx	Слежение начинается при установке бита AD0BUSY, т.е. синхронный запуск ADC0 и ADC1, и продолжается 3 такта

Бит 0 не используется, читается как 0b, значение при записи игнорируется.

5.6.4. ADC1 - Регистр данных ADC1

Название регистра:	ADC1 - ADC1 Data Word Register		
SFR адрес:	0x9C	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Выходное слово ADC1

5.6.5. DAC0CN - Регистр управления DAC0

Название регистра:	DAC0CN - DAC0 Control Register		
SFR адрес:	0xD4	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
DAC0EN	-	-	DAC0MD 1	DAC0MD 0	DAC0DF 2	DAC0DF 1	DAC0DF 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: DAC0EN - бит разрешения работы DAC0 (1 - включено; 0 - выключено);
Биты 6-5 не используются, при чтении возвращают 00b, при записи значение игнорируется.
Биты 4-3: DAC0MD1-0 - биты установки режима:

00 - значение на выходе обновляется при записи в DAC0H;
01 - значение на выходе обновляется при переполнении таймера 3;
10 - значение на выходе обновляется при переполнении таймера 2;
11 - значение на выходе обновляется при переполнении таймера 1;

Биты 2-0:

Биты DAC0DF2-0 - определяют формат (сдвиг) данных DAC0. Если код в описываемых битах равен нулю (000b), данные выводятся без сдвига. Если код = 001b - данные записываются со сдвигом на 1 разряд влево (в сторону старших разрядов). Если код =010b - сдвиг составляет 2

разряда, если код = 011b - сдвиг составляет 3 разряда, во всех остальных случаях - сдвиг составляет 4 разряда.

5.6.6. DAC1CN - Регистр управления DAC1

Название регистра:	DAC1CN - DAC1 Control Register		
SFR адрес:	0xD7	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
DAC1EN	-	-	DAC1MD 1	DAC1MD 0	DAC1DF 2	DAC1DF 1	DAC1DF 0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: DAC0EN - бит разрешения работы DAC1 (1 - включено; 0 - выключено);
Биты 6-5 не используются, при чтении возвращают 00b, при записи значение игнорируется.
Биты 4-3: DAC1MD1-0 - биты установки режима:

00 - значение на выходе обновляется при записи в DAC1H;
01 - значение на выходе обновляется при переполнении таймера 3;
10 - значение на выходе обновляется при переполнении таймера 2;
11 - значение на выходе обновляется при переполнении таймера 1;

Биты 2-0:

Биты DAC1DF2-0 - определяют формат (сдвиг) данных DAC1. Если код в описываемых битах равен нулю (000b), данные выводятся без сдвига. Если код = 001b - данные записываются со сдвигом на 1 разряд влево (в сторону старших разрядов). Если код =010b - сдвиг составляет 2 разряда, если код = 011b - сдвиг составляет 3 разряда, во всех остальных случаях - сдвиг составляет 4 разряда.

5.6.7. REF0CN - Регистр управления опорным напряжением

Название регистра:	REF0CN - Reference Control Register		
SFR адрес:	0xD1	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
-	-	-	AD0VRS	AD1VRS	TEMPE	BIASE	REFBE
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-5 не используются, при чтении возвращается 000b, при записи значение игнорируется;
Бит 4: AD0VRS - ADC0 Voltage Reference Select - выбор источника опорного напряжения ADC0:
0 - ADC0 использует опорное напряжение с входа VREF0;
1 - ADC0 использует опорное напряжение с выхода DAC0;
Бит 3: AD1VRS - ADC1 Voltage Reference Select - выбор источника опорного напряжения ADC1:
0 - ADC1 использует опорное напряжение с входа VREF1;
1 - ADC1 использует в качестве опорного напряжения питание AV+.
Бит 2: TEMPE - бит разрешения температурного датчика (1 - включен; 0 - выключен);
Бит 1: BIASE - бит разрешения цепей опорных напряжений BIAS, необходимых для работы аналого-цифровых и цифро-аналоговых преобразователей (ADC & DAC's) - (1 - включено);
Бит 0: REFBE - бит управления источником опорного напряжения. Если бит = 0, используется внешнее опорное напряжение, подаваемое на вывод VREF. Если бит = 1, используется внутреннее опорное напряжение = 2.4В.

5.6.8. Таблица векторов прерываний

Поскольку семейство микроконтроллеров C8051F02x имеет отличный набор периферии от первого семейства C8051F0xx, оно также имеет отличный набор векторов прерываний, приведенный в таблице 5.7.

Таблица 5.7.

Таблица векторов прерываний семейства C8051F02x

Источник прерывания	Вектор прерывания	Приоритет	Соответствующий флаг	Бит адресуемый?	Аппаратная очистка?	Разрешающий флаг	Управление приоритетом
Сброс	0x0000	Высший	Нег			Всегда разрешен	Всегда высший
Внешнее прерывание 0 (INT0/)	0x0003	0	IEO (TCON.1)	Y	Y	EX0 (IE.0)	PX0 (IP.0)
Переполнение таймера 0	0x000B	1	TFO (TCON.5)	Y	Y	ET0 (IE.1)	PT0 (IP.1)
Внешнее прерывание 1 (INT1/)	0x0013	2	IE1 (TCON.3)	Y	Y	EX1 (IE.2)	PX1 (IP.2)
Переполнение таймера 1	0x001B	3	TF1 (TCON.7)	Y	Y	ET1 (IE.3)	PT1 (IP.3)
Последовательный порт 0 UARTO	0x0023	4	RI0 (SCON0.0) TI0 (SCON0.l)	Y		ES0 (IE.4)	PS0 (IP.4)
Переполнение таймера 2 или вход EXF2	0x002B	5	TF2 (T2CON.7)	Y		ET2 (IE.5)	PT2 (IP.5)
Интерфейс SPI	0x0033	6	SPIF (SPIOCN.7)	Y		ESPI0 (EIE1.0)	PSPI0 (EIP1.0)
Интерфейс SMBus	0x003B	7	SI (SMBOCN.3)	Y		ESMB0 (EIE1.1)	PSMB0 (EIP1.1)
Компаратор «окна» ADC0	0x0043	8	AD0WINT (ADC0CN.2)	Y		EWADC0 (EIE1.2)	PWADC0 (EIP1.2)
Программируемый счетчик/массив PCA	0x004B	9	CF (PCA0CN.7) CCFn (PCA0CN.n)	Y		EPCA0 (EIE1.3)	PPCA0 (EIP1.3)
Задний фронт на выходе компаратора 0	0x0053	10	CP0FIF (CPT0CN.4)			ECP0F (EIE1.4)	PCP0F (EIP1.4)
Передний фронт на выходе компаратора 0	0x005B	11	CP0RIF (CPT0CN.5)			ECP0R (EIE1.5)	PCP0R (EIP1.5)
Задний фронт на выходе компаратора 1	0x0063	12	CP1FIF (CPT1CN.4)			ECP1F (EIE1.6)	PCP1F (EIP1.6)
Передний фронт на выходе компаратора 1	0x006B	13	CP1RIF (CPT1CN.5)			ECP1R (EIE1.7)	PCP1F (EIP1.7)
Переполнение таймера 3	0x0073	14	TF3 (TMR3CN.7)			ET3 (EIE2.0)	PT3 (EIP2.0)
Завершение преобразования ADC0	0x007B	15	AD0INT (ADC0CN.5)	Y		EADC0 (EIE2.1)	PADC0 (EIP2.1)
Переполнение таймера 4	0x0083	16	TF4 (T4CON.7)			ET4 (EIE2.2)	PT4 (EIP2.2)
Завершение преобразования ADC1	0x005B	17	AD1 INT (ADC1CN.5)			EADC1 (EIE2.3)	PADC1 (EIP2.3)
Внешнее прерывание 6	0x0093	18	IE6 (PRT3IF.5)			EX6 (EIE2.4)	PX6 (EIP2.4)
Внешнее прерывание 7	0x009B	19	IE7 (PRT3IF.6)			EX7 (EIE2.5)	PX7 (EIP2.5)
Последовательный порт 1 UART1	0x00A3	20	RI1 (SCON1.0) TI1 (SCON1.1)			ESI	PS1

Готовность кварцевого генератора	0x00AB	21	XTLVLD (OSCXCN.7)			EXVLD (EIE2.7)	PXVLD (EIP2.7)

Изменение таблицы векторов прерываний не затронуло основные и первые дополнительные регистры SFR, связанные с прерываниями, но изменило вторые дополнительные регистры EIP2 и EIE2, описание которых будет приведено ниже.

5.6.9. EIE2 - Дополнительный регистр разрешения прерываний 2

Название регистра:	EIE2 - Extended Interrupt Enable 2		
SFR адрес:	0xE7	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
EXVLD	ES1	EX7	EX6	EADC1	ET4	EADC0	ET3
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Примечание: Установка любого из битов разрешает прерывание, обнуление - запрещает.

Бит 7: EXVLD - Enable External Clock Source Valid (XTLVLD) Interrupt - бит разрешения прерывания от внешнего тактового генератора.
Бит 6: ES1 - Enable UART1 Interrupt - бит разрешения прерывания последовательного порта UART1.
Бит 5: EX7 - Enable External Interrupt 7 - бит разрешения прерывания внешнего входа 7.
Бит 4: EX6 - Enable External Interrupt 6 - бит разрешения прерывания внешнего входа 6.
Бит 3: EADC1 - Enable ADC1 End of Conversion Interrupt - бит разрешения прерывания завершения преобразования ADC1.
Бит 2: ET4 - Enable Timer 4 Interrupt - бит разрешения прерывания от таймера 4.
Бит 1: EADC0 - Enable ADC0 End of Conversion Interrupt - бит разрешения прерывания по завершению преобразования от ADC0.
Бит 0: ET3 - Enable Timer 3 Interrupt - бит разрешения прерывания от таймера 3.

5.6.10. EIP2 - Дополнительный регистр приоритетов 2

Название регистра:	EIP2 - Extended Interrupt Priority 2		
SFR адрес:	0xF7	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
PXVLD	EP1	PX7	PX6	PADC1	PT4	PADC0	PT3
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Примечание: Установка любого из битов означает присвоение высокого приоритета, обнуление - низкого приоритета.

Бит 7: PXVLD - External Clock Source Valid (XTLVLD) Interrupt Priority Control - бит определяет уровень приоритета прерывания о нормализации функционирования внешнего тактового генератора.
Бит 6: EP1 - UART1 Interrupt Prioritz Control - бит определяет уровень приоритета последовательного порта UART1.
Бит 5: PX7 - External Interrupt 7 Priority Control - бит определяет уровень приоритета прерывания 7 от внешнего входа.
Бит 4: PX6 - External Interrupt 6 Priority Control - бит определяет уровень приоритета прерывания 6 от внешнего входа.
Бит 3: PADC1 - ADC1 End of Conversion Interrupt Priority Control - бит определяет уровень приоритета завершения преобразования ADC1.

Бит 2: PT4 - Timer 4 Interrupt Priority Control - бит определяет уровень приоритета прерывания от таймера 4.

Бит 1: PADC0 - ADC0 End of Conversion Interrupt Priority Control - бит определяет уровень приоритета прерывания завершения преобразования ADC0.

Бит 0: PT3 - Timer 3 Interrupt Priority Control - бит определяет уровень приоритета прерывания от таймера 3.

5.6.11. PCON - Регистр контроля питания

Название регистра:	PCON - Power Control Register		
SFR адрес:	0x87	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
SMOD0	SSTAT0	-	SMOD1	SSTAT1	-	STOP	IDLE
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: SMOD0 - Serial Port 0 Baud Rate Doubler Enable - бит назначения удвоенной скорости передачи по последовательному каналу данных (UART0). (1 - удвоенная скорость / 0 - нормальная скорость).

Бит 6: SSTAT0 - UART0 Enhanced Status Mode Select - бит управления доступа к битам SM20-SM00 регистра SCON0:
0 - Чтение/запись обеспечивает доступ к SM20-SM00 режимам UART0;
1 - Чтение/запись обеспечивает доступ к статусным битам:
Framing Error (FE0) - Ошибка фрейма;
RX Overrun (RXOV0) - Перезапуск приема;
TX Collision (TXCOL0) - Наложение (ошибка) передачи (многопроцессорный режим).

Бит 5: Зарезервирован! ***Должен быть равен 0!***

Бит 4: SMOD1 - Serial Port 1 Baud Rate Doubler Enable - бит назначения удвоенной скорости передачи по последовательному каналу данных (UART1). (1 - удвоенная скорость / 0 - нормальная скорость).

Бит 3: SSTAT1 - UART1 Enhanced Status Mode Select - бит управления доступа к битам SM20-SM00 регистра SCON1:
0 - Чтение/запись обеспечивает доступ к SM20-SM00 режимам UART1;
1 - Чтение/запись обеспечивает доступ к статусным битам:
Framing Error (FE0) - Ошибка фрейма;
RX Overrun (RXOV0) - Перезапуск приема;
TX Collision (TXCOL0) - Наложение (ошибка) передачи (многопроцессорный режим).

Бит 2: Зарезервирован! ***Должен быть равен 0!***

Бит 1: STOP - Stop Mode Select - режим энергосбережения с остановленным генератором (1) / нормальный режим (0).

Бит 0: IDLE - Idle Mode Select - режим энергосбережения с остановленным процессором, но работающими таймерами, прерываниями, последовательным портом и аналоговой периферией (1) / нормальный режим (0).

5.6.12. Байты секретности

Система секретности семейства микроконтроллеров C8051F02x содержит несколько уровней защиты. Вся Flash память разделена на 8 блоков по 8К каждый в пространстве адресов от 0x0000 до 0xFDFD. Система защиты показана на рис.5.9.

Read and Write/Erase Security Bits.
(Bit 7 is MSB.)

Bit	Memory Block
7	0xE000 - 0xFDFD
6	0xC000 - 0xDFFF
5	0xA000 - 0xBFFF
4	0x8000 - 0x9FFF
3	0x6000 - 0x7FFF
2	0x4000 - 0x5FFF
1	0x2000 - 0x3FFF
0	0x0000 - 0x1FFF



Рис.5.9. Байты защиты Flash памяти семейства C8051F02x

По адресу 0xFDFE расположен байт защиты Flash памяти от записи/стирания. По адресу 0xFDFF расположен байт защиты Flash памяти от чтения. Область памяти с адресами 0xFE00-0xFFFF зарезервирована. Записи единицы в определенный бит запрещает запись/стирание определенной области памяти.

5.6.13. FLSCL - Регистр временных параметров Flash памяти

Название регистра:	FLSCL - Flash Memory Timing Prescaler		
SFR адрес:	0xB6	Значение после сброса:	10000000b (0x80)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
FOSE	FRAE	-	-	-	-	-	FLWE
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: FOSE - Flash One-Shot Timer Enable - бит разрешения 1 / запрещения 0 одномоментного таймера.
Бит 6: FRAE - Flash Read Always Enable - бит режима чтения Flash
0 - Flash читается по одномоментному таймеру.
1 - Flash всегда в режиме чтения.
Биты 5-1 не используются, читаются как 00000b, при записи значение игнорируется.
Бит 0: FLWE - Flash Read / Write Enable - бит разрешения чтения/записи Flash памяти.

5.6.14. PSCTL - Регистр контроля записи программ

Название регистра:	PSCTL - Program Store RW Control		
SFR адрес:	0x8F	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
-	-	-	-	-	SFLE	PSEE	PSWE
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-3: не используются, читаются как 000000b, значение при записи игнорируется.

Бит 2: SFLE - Scratchpad Flash Memory Access Enable - бит переключения доступа к 64К Flash памяти программ / данных (0) или к секретной странице памяти только для данных размером 128 байт.

Бит 1: PSEE - Program Store Erase Enable - бит разрешения стирания программы. Установка этого бита разрешает стирание программной памяти при условии, что также установлен бит разрешения записи PSWE. После установки этого бита попытка записи байта при помощи инструкции MOVX приводит к стиранию страницы памяти программ, содержащей адресуемый байт. Значение байта при этом игнорируется.

Бит 0: PSWE - Program Store Write Enable - бит разрешения записи программы. Установка этого бита позволяет осуществлять запись в память программ инструкцией MOVX. Естественно, что блок памяти программ, в который осуществляется запись, должен быть предварительно стерт.

5.6.15. Интерфейс внешней памяти

Микроконтроллеры семейства C8051F02x оснащены мощным интерфейсом внешней памяти программ или данных (EMI - External Memory Interface). Его возможности видны и нижеследующих рекомендаций по настройке EMI.

1. Выбрать один из двух возможных вариантов разводки EMI: через младшие порты P3, P2, P1 и P0 или через старшие порты P7, P6, P5 и P4 (только для C8051F020/022) заданием бита PRTSEL (EMIOCD.5). Если выбраны младшие порты, бит EMIFLE (XBR2.1) должен быть установлен для пропуска коммутатором ресурсов Crossbar битов P0.7 и P0.6, а также P0.5 (ALE) в мультиплексированном режиме.
2. Выбрать мультиплексированный или немультиплексированный режим выдачи адреса.
3. Выбрать режим использования памяти: только встроенную, переключаемую без банков, переключаемую с банками, только внешнюю.
4. Задать временные параметры доступа к внешней памяти или периферии.
5. Задать режим выходных сигналов (уровни) выбранных портов для подключения EMI.

Вариант подключения внешней мультиплексированной шины показан на рис.5.10. Соответствующая временная диаграмма - на рис.5.11. Вариант подключения внешней немультиплексированной шины показан на рис.5.12. Соответствующая временная диаграмма - на рис.5.13.



Рис.5.10. Подключение внешней мультиплексированной шины



Рис.5.11..Временная диаграмма внешней мультиплексированной шины



Рис.5.12. Подключение внешней немультиплексированной шины



Рис.5.13. Временная диаграмма внешней немультиплексированной шины

5.6.16. EMIOCN - Регистр управления интерфейсом внешней памяти

Название регистра:	EMIOCN - External Memory Interface Control		
SFR адрес:	0xAF	Значение после сброса:	00000000b (0x00)

R	R	R	R	R	R/W	R/W	R/W
PGSEL7	PGSEL6	PGSEL5	PGSEL4	PGSEL3	PGSEL2	PGSEL1	PGSEL0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-0: PGSEL - XRAM Page Select Bits - биты выбора 256 битной страницы. Биты выбирают страницу памяти при использовании 8-битной команды MOVX.
0x00: 0x0000-0x00FF
0x01: 0x0100-0x01FF

……
0xFE: 0xFE00-0xFEFF
0xFF: 0xFF00-0xFFFF

EMI0CF - Регистр конфигурации внешней памяти

Название регистра:	EMIOCF - External Memory Configuration		
SFR адрес:	0xA3	Значение после сброса:	00000011b (0x03)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
-	-	PRTSEL	EMD2	EMD1	EMD0	EALE1	EALE0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-6 не используются, при чтении возвращают 00b, при записи значение игнорируется.
Бит 5: PRTSEL - EMIF Port Select - выбор портов для подключения EMIF:
0 - EMIF подключается к портам P0-P3;
1 - EMIF подключается к портам P4-P7;
Бит 4: EMD2 - EMIF Multiplex Mode Select - выбор режима мультиплексирования:
0 - мультиплексированный режим;
1 - немультиплексированный режим.
Биты 3-2: EMD1-0 - выбор режима функционирования (см. рис. 5.14):
00 - функционирует только встроенная память. Инструкция MOVX имеет доступ только к внутренней памяти;
01 - режим переключения без банкирования. Обращение по адресам первых 4К происходит к внутренней памяти, обращение к остальным адресам приводит к обращению к внешней памяти.
10 - режим переключения с банкированием.
11 - функционирует только внешняя память.
Биты 1-0: EALE1-0 - ALE Pulse-Width Select - выбор длительности импульса ALE (только если EMD2=0):
00 - Сигнал ALE имеет длительность - 1 системный цикл;
01 - Сигнал ALE имеет длительность - 2 системных цикла;
10 - Сигнал ALE имеет длительность - 3 системных цикла;
11 - Сигнал ALE имеет длительность - 4 системных цикла;



Рис.5.14. Режимы функционирования EMIF

5.6.18. EMI0TC - Регистр временного контроля EMIF

Название регистра:	EMI0TC - External Memory Timing Control		
SFR адрес:	0xA1	Значение после сброса:	11111111b (0xFF)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
EAS1	EAS0	ERW3	ERW2	ERW1	ERW0	EAH1	EAH0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-6: EAS1-0 - EMIF Address Setup Time Bits - биты задания времени установки адреса:
00 - Время установки адреса 0 системных циклов;
01 - Время установки адреса 1 системный цикл;
10 - Время установки адреса 2 системных цикла;
11 - Время установки адреса 3 системных цикла;
Биты 5-2: EWR3-0 - EMIF WR/ & RD/ Pulse-Width Control Bits - биты определения длительности сигналов чтения и записи:
0000 - Длительность сигналов равна 1 системный цикл;
0001 - Длительность сигналов равна 2 системным циклам;
.....
1111 - Длительность сигналов равна 16 системным циклам;
Биты 1-0: EAH1-0 - EMIF Address Hold Time Bits - биты задания времени удержания адреса:
00 - Адрес удерживается 0 системных циклов;
01 - Адрес удерживается 1 системный цикл;
10 - Адрес удерживается 2 системных цикла;
11 - Адрес удерживается 3 системных цикла.

5.6.19. Расширенный коммутатор ресурсов CrossBar семейства C8051F02x

Семейство микроконтроллеров C8051f02x оснащено расширенным коммутатором ресурсов Crossbar, способным коммутировать на только цифровые сигналы от периферийных узлов, но и интерфейс внешней памяти EMIF, и аналоговые входы второго аналого-цифрового преобразователя ADC1. Функциональная схема расширенного коммутатора ресурсов представлена на рис.5.15.



Рис.5.15. Расширенный коммутатор ресурсов Crossbar семейства C8051F02x

Также как и в первом семействе C8051F0xx, все цифровые периферийные узлы включаются через 3 SFR регистра XBR0-2, причем первые два регистра не изменены, а третий дополнен. Приоритетная кодовая таблица Crossbar в случае, когда интерфейс внешней памяти не назначен на младшие порты P0-P3 показана на рис.5.16.



Рис.5.16. Приоритетная кодовая таблица Crossbar (EMIFLE=0; P1MDIN=0xFF)

В случае, когда порт P1 используется в качестве аналоговых входов ADC1, соответствующие линии порта в регистре P1MDOUT должны быть установлены в логический 0, что соответствует режиму «открытого истока».

В случае, если интерфейс внешней памяти назначен на младшие порты P0-P3, дешифратор Crossbar резервирует линии P0.5-P0.7 и часть линий портов P1-P3 в зависимости от используемого режима внешней шины (мультиплексированного или не мультиплексированного). В этом случае приоритетная кодовая таблица Crossbar выглядит, как показано на рис.5.17.



Рис.5.17. Приоритетная кодовая таблица Crossbar (EMIFLE=1; EMIF в мультиплексированном режиме; линии портов P2-P3 для цифровой периферии блокированы; P1MDIN=0xFF)



Рис.5.18. Приоритетная кодовая таблица Crossbar (EMIFLE=1; EMIF в немультиплексированном режиме; линии портов P0.6, P0.7, P1-P3 для цифровой периферии блокированы; P1MDIN=0xFF)

5.6.20. XBR2 - Регистр 2 коммутатора ресурсов CrossBar

Название регистра:	XBR2 - Port I/O CrossBar Register 2		
SFR адрес:	0xE3	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
WEAKPUD	XBARE	-	T4EXE	T4E	UART1E	EMIFLE	CNVSTE
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: WEAKPUD - Port I/O Weak Pull-up Disable Bit - бит разрешения (0) / запрещения (1) подтяжки выводов (резисторов, соединенных с напряжением питания) за исключением линий ввода /вывода, сконфигурированных не с "открытым истоком").
Бит 6: XBARE - CrossBar Enable Bit - бит разрешения (1) коммутатора ресурсов CrossBar.
Бит 5 не используется, читается как 0b, при записи значения игнорируются.
Бит 4: T4EXE – T4EX Input Enable Bit – бит разрешения (1) внешнего входа таймера 4.
Бит 3: T4E – T4 Input Enable Bit - бит разрешения (1) входа таймера 4.
Бит 2: UART1E – UART1 I/O Enable Bit – бит разрешения (1) выводов Tx и Rx последовательного порта UART1.
Бит 1: EMIFLE – External Memory Interface Low-Port Enable Bit – бит разрешения (1) интерфейса внешней памяти на младших портах.
Бит 0: CNVSTE - ADC Convert Start Input Enable Bit - бит разрешения (1) входа запуска ADC.

5.6.21. P1MDIN – Регистр режима ввода порта 1

Название регистра:	P1MDIN – Port 1 Input Mode Register		
SFR адрес:	0xBD	Значение после сброса:	11111111b (0xBD)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты определяют состояние соответствующего вывода порта P1:
1 – соответствующий бит включен как цифровой вход;
0 - соответствующий бит включен как аналоговый вход.

5.6.22. P3IF – Регистр флагов прерывания порта 3

Название регистра:	P3IF – Port 3 Interrupt Flag Register		
SFR адрес:	0xAD	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
IE7	IE6	-	-	IE7CF	IE6CF	-	-
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: IE7 – External Interrupt 7 Pending Flag – флаг входа P3.7 внешнего прерывания 7, устанавливается в 1 по заднему фронту импульса;
Бит 6: IE6 – External Interrupt 6 Pending Flag – флаг входа P3.6 внешнего прерывания 6, устанавливается в 1 по заднему фронту импульса;
Биты 5-4 не используются, читаются как 00b, при записи значения игнорируются;
Бит 3: IE7CF – External Interrupt 7 Edge Configuration – бит выбора фронта срабатывания:
0 – выбран задний фронт IE7;

1 – выбран передний фронт IE7;
Бит 2: IE6CF – External Interrupt 6 Edge Configuration – бит выбора фронта срабатывания:
0 – выбран задний фронт IE6;
1 – выбран передний фронт IE6;
Биты 1-0 не используются, читаются как 00b, при записи значения игнорируются;

5.6.23. P74OUT – Регистр режимов вывода портов 4-7

Название регистра:	P74OUT – Ports 7-4 Output Mode Register		
SFR адрес:	0xB5	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
P7H	P7L	P6H	P6L	P5H	P5L	P4H	P4L
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 0 в любой позиции означает режим вывода «открытый исток», бит 1 – ключевой режим.

Бит 7: P7H – Port 7 Output Mode High Nibble Bit – бит режима вывода старшей тетрады порта 7.
Бит 6: P7H – Port 7 Output Mode Low Nibble Bit – бит режима вывода младшей тетрады порта 7.
Бит 5: P7H – Port 6 Output Mode High Nibble Bit – бит режима вывода старшей тетрады порта 6.
Бит 4: P7H – Port 6 Output Mode Low Nibble Bit – бит режима вывода младшей тетрады порта 6.
Бит 3: P7H – Port 5 Output Mode High Nibble Bit – бит режима вывода старшей тетрады порта 5.
Бит 2: P7H – Port 5 Output Mode Low Nibble Bit – бит режима вывода младшей тетрады порта 5.
Бит 1: P7H – Port 4 Output Mode High Nibble Bit – бит режима вывода старшей тетрады порта 4.
Бит 0: P7H – Port 4 Output Mode Low Nibble Bit – бит режима вывода младшей тетрады порта 4.

5.6.24. P4 - Регистр порта 4

Название регистра:	P4 – Port 4 Data Register		
SFR адрес:	0x84	Значение после сброса:	11111111b (0xFF)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

При выводе в порт установка соответствующего бита в 0(1) устанавливает соответствующий выход в 0(1). При вводе бит соответствует входному уровню. Порт 4 бит-адресуемый, совместимый с пяти-вольтовой логикой.

5.6.25. P5 - Регистр порта 5

Название регистра:	P5 – Port 5 Data Register		
SFR адрес:	0x85	Значение после сброса:	11111111b (0xFF)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
P5.7	P5.6	P5.5	P5.4	P5.3	P5.2	P5.1	P5.0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

При выводе в порт установка соответствующего бита в 0(1) устанавливает соответствующий выход в 0(1). При вводе бит соответствует входному уровню. Порт 5 бит-адресуемый, совместимый с пяти-вольтовой логикой.

5.6.26. P6 - Регистр порта 6

Название регистра:	P6 – Port 6 Data Register		
SFR адрес:	0x86	Значение после сброса:	11111111b (0xFF)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

При выводе в порт установка соответствующего бита в 0(1) устанавливает соответствующий выход в 0(1). При вводе бит соответствует входному уровню. Порт 6 бит-адресуемый, совместимый с пяти-вольтовой логикой.

5.6.27. P7 - Регистр порта 7

Название регистра:	P7 – Port 7 Data Register		
SFR адрес:	0x96	Значение после сброса:	11111111b (0xFF)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
P7.7	P7.6	P7.5	P7.4	P7.3	P7.2	P7.1	P7.0
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

При выводе в порт установка соответствующего бита в 0(1) устанавливает соответствующий выход в 0(1). При вводе бит соответствует входному уровню. Порт 7 бит-адресуемый, совместимый с пяти-вольтовой логикой.

5.6.28. Мультипроцессорный режим UART0-1

В семействе микроконтроллеров C8051F02x добавлен второй последовательный порт UART1 полностью эквивалентный по режимам и возможностям UART1. Кроме того, модернизирован мультипроцессорный режим работы UART0-1, при котором ведущий микроконтроллер может работать с одним или несколькими ведомыми микроконтроллерами. Модернизация коснулась передачи адреса ведомых контроллеров. С этой целью введены два SFR регистра последовательного адреса SADDR0 и SADDR1. Ведущий микроконтроллер в многопроцессорном режиме начинает передачу с адреса ведомого микроконтроллера, при этом в адресном байте (режимы 2 и 3) девятый бит равен 1, а в остальных информационных байтах он равен 0. Кроме того добавлен регистр SADEN0 (Serial Address Enable) – регистр разрешения адреса последовательного порта. Этот порт содержит маску адреса, записанного в регистре SADDR0. Например, если

SADDR0 = 00101100
SADEN0 = 00001111

UART0 Address = xxxx1100

Кроме этого, расширена диагностика передачи фреймов в многопроцессорном режиме, для чего введен регистр SSTAT0. Остальные сведения о модернизации поясняются при описании соответствующих портов.

5.6.29. SADDR0 – Регистр адреса ведомого порта UART0

Название регистра:	SADDR0 – UART0 Slave Address Register		
SFR адрес:	0xA9	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты порта определяют адрес ведомого микроконтроллера.

5.6.30. SADEN0 – Регистр разрешения адреса ведомого порта UART0

Название регистра:	SADEN0 – UART0 Slave Address Enable Register		
SFR адрес:	0xB9	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты порта определяют маску адрес ведомого микроконтроллера. Т.е. если бит равен 1, соответствующий бит в регистре SADDR0 повторяется в адресе порта, если бит равен 0, соответствующий бит в регистре SADDR0 игнорируется.

5.6.31. SCON1 - Регистр управления последовательного порта UART1

Название регистра:	SCON1 - Serial Port 1 Control Register		
SFR адрес:	0xF1	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
SM01/ FE1	SM11/ RXOV1	SM21/ TXCOL1	REN1	TB81	RB81	TI1	RI1
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-6: SM01-11 - Serial Port Operation Mode - биты определения режимов работы последовательного порта, если бит SSTAT1=0 в регистре PCON:

SM0	SM1	Режим работы последовательного порта
0	0	Режим 0 - Синхронный режим
0	1	Режим 1 - 8-битный UART с переменной скоростью передачи
1	0	Режим 2 - 9-битный UART с фиксированной скоростью передачи
1	1	Режим 3 - 9-битный UART с переменной скоростью передачи

Бит 5: SM2 - Multiprocessor Communication Enable - бит разрешения многопроцессорного режима.
В режиме 0: не учитывается.
В режиме 1: включает (1) проверку стоп-бита (Stop). Флаг RI активируется только, если бит Stop = 1.
В режимах 2 и 3: включает (1) проверку девятого бита данных. Флаг RI активируется только, если девятый бит данных равен 1.

Если бит SSTAT1=1 в регистре PCON, биты SM01-21 индицируют соответствующие ошибки многопроцессорного режима:

SM01/ FE1	SM11/ RXOV1	SM21/ TXCOL1
Ошибка фрейма	Перезапуск приемника	Коллизия при передаче

Бит 4: REN1 - Receive Enable - включает (1) приемник UART.
Бит 3: TB81 - Ninth Transmission Bit - девятый передаваемый бит. Учитывается только во 2 и 3 режимах. Устанавливается и стирается программно при необходимости.
Бит 2: RB81 - Ninth Receive Bit - девятый принимаемый бит. В режимах 2 и 3 работает, как 9-й бит данных. В режиме 1, если SM2=0, девятый бит повторяет значение бита Stop.
Бит 1: TI1 -Transmit Interrupt Flag - флаг прерывания передатчика. Устанавливается в 1 аппаратно, когда завершается передача байта данных (после 8-го бита в режиме 0 и в начале стопового бита в остальных режимах). Может генерировать прерывание, если оно разрешено. Бит должен обнуляться программно.

Бит 0: RI1 - Receive Interrupt Flag - флаг прерывания передатчика. Устанавливается в 1 аппаратно, когда завершается прием байта данных (после 8-го бита в режиме 0 и после стопового бита в остальных режимах). Бит должен обнуляться программно.

5.6.32. SBUF1 - Регистр данных UART1

Название регистра:	SBUF1 - Serial UART1 Data Buffer Register		
SFR адрес:	0xF2	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты 7-0: SBUF - Transmit and Receive UART Data Buffer - регистр данных UART.

5.6.33. SADDR1 – Регистр адреса ведомого порта UART1

Название регистра:	SADDR1 – UART1 Slave Address Register		
SFR адрес:	0xF3	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты порта определяют адрес ведомого микроконтроллера.

5.6.34. SADEN1 – Регистр разрешения адреса ведомого порта UART1

Название регистра:	SADEN1 – UART1 Slave Address Enable Register		
SFR адрес:	0xAE	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Биты порта определяют маску адрес ведомого микроконтроллера. Т.е. если бит равен 1, соответствующий бит в регистре SADDR1 повторяется в адресе порта, если бит равен 0, соответствующий бит в регистре SADDR1 игнорируется.

5.6.35. CKCON – Регистр управления тактовой частотой таймеров

В семействе микроконтроллеров C8051F02x добавлен пятый таймер Timer4 полностью эквивалентный по режимам и возможностям Timer2 (см. описание в разделе 2.10).

Название регистра:	CKCON – Clock Control Register		
SFR адрес:	0x8E	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
-	T4M	T2M	T1M	T0M	-	-	-
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7 не используется, читается как 0, при записи значение игнорируется.

Бит 6: T4M – Timer 4 Clock Select – выбор входной частоты таймера 4. Бит игнорируется, если таймер работает в режиме генерации скорости последовательного порта или в режиме счетчика, т.е. когда C/T4=1.

0 – таймер 4 использует системную тактовую частоту /12;
1 – таймер 4 использует системную тактовую частоту;

Бит 5: T2M – Timer 2 Clock Select – выбор входной частоты таймера 2. Бит игнорируется, если таймер работает в режиме генерации скорости последовательного порта или в режиме счетчика, т.е. когда C/T2=1.
0 – таймер 2 использует системную тактовую частоту /12;
1 – таймер 2 использует системную тактовую частоту;

Бит 4: T1M – Timer 1 Clock Select – выбор входной частоты таймера 1.
0 – таймер 1 использует системную тактовую частоту /12;
1 – таймер 1 использует системную тактовую частоту;

Бит 3: T0M – Timer 0 Clock Select – выбор входной частоты таймера 0.
0 – таймер 0 использует системную тактовую частоту /12;
1 – таймер 0 использует системную тактовую частоту;

Биты 2-0 зарезервированы, читаются как 000b, должны записываться только как 000b.

5.6.36. TMR3CN - Регистр управления таймера 3

Название регистра:	TMR3CN - Timer 3 Control Register		
SFR адрес:	0x91	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
TF3	-	-	-	-	TR3	T3M	T3XCLK
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: TF3 - Timer 3 Overflow Flag - флаг переполнения таймера 3. Флаг устанавливается аппаратно при переполнении таймера 3 (переходе от 0xFFFF к 0x0000). Может генерироваться прерывание, если оно разрешено. Флаг может обнуляться только программно.

Биты 6-3 не используются, при чтении возвращается 0000b, при записи значение игнорируется.

Бит 2: TR3 - Timer 3 Run Control - бит включения (1) или выключения (0) таймера 3.

Бит 1: T3M - Timer 3 Clock Select - бит выбора счетной частоты.
0 - используется системная тактовая частота, деленная на 12.
1 - используется системная тактовая частота.

Бит 0: T3XCLK – Timer 3 External Clock Select – бит выбора внешнего источника таймера 3:
0 – источник определяется T3M (TMR3CN.1);
1 – источник – внешняя частота, деленная на 8.

5.6.37. T4CON - Регистр управления таймера 4

Название регистра:	T4CON - Timer 4 Control Register		
SFR адрес:	0xC9	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
TF4	EXF4	RCLK1	TCLK1	EXEN4	TR4	C/T4	CP/RL4
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: TF4 - Timer 4 Overflow Flag - флаг переполнения таймера 4. Устанавливается аппаратно при переходе таймера 4 из состояния 0xFFFF в 0x0000 или перезагружаемое значение. Может генерировать прерывание, если оно разрешено. Флаг может обнуляться только программно. Флаг не устанавливается, если RCLK1 и/или TCLK1 =1.

Бит 6: EXF4 - Timer 4 Extern Flag - внешний флаг таймера 4. Устанавливается аппаратно, если EXEN4=1 и захват или перезагрузка вызваны переходом уровней из высокого в низкий на

входе T4EX. Может генерировать прерывание, если оно разрешено. Флаг может обнуляться только программно.

Бит 5: RCLK1 - Receive Clock Flag for UART1 - бит определения таймера в режимах 1 или 3 UART1 для приема.
0 - используется переполнение таймера 1.
1 - используется переполнение таймера 4.

Бит 4: TCLK1 - Transmit Clock Flag for UART1 - бит определения таймера в режимах 1 или 3 UART1 для передачи.
0 - используется переполнение таймера 1.
1 - используется переполнение таймера 4.

Бит 3: EXEN4 - Timer 4 External Enable - разрешение внешнего входа T4EX для запуска захвата или перезагрузки таймера 2 по перепаду уровней из высокого в низкий, если таймер 2 не используется, как генератор последовательной скорости передачи.
0 - состояние T4EX игнорируется.
1 - перепад на T4EX вызывает захват или перезагрузку.

Бит 2: TR4 - Timer 4 Run Control - бит разрешения (1) работы таймера 4.

Бит 1: C/T4 - Counter/Timer 4 - выбор режима счетчика/таймера.
0 - режим таймера. Таймер увеличивает значение при каждом импульсе от источника, определяемого битом T4M (CKCON.6).
1 - режим счетчика. Счетчик увеличивает значение при перепаде уровней с высокого в низкий на внешнем входе T4.

Бит 0: CP/RL4 - Capture/reload Select - выбор режима захвата/перезагрузки. EXEN4 должен быть установлен в 1 для управления по перепаду уровней (с высокого в низкий) на входе T4EX режимом захвата или автозагрузки. Если RCLK1 и/или TCLK1 =1, бит игнорируется и таймер 4 переходит в режим автозагрузки.
0 - автозагрузка при переполнении таймера 4 или перепаде уровней на T4EX.
1 - захват при перепаде уровней на T4EX (EXEN4=1).

5.6.38. RCAP4L - Регистр младшего байта захвата таймера 4

Название регистра:	RCAP4L - Timer 4 Capture Register Low Byte		
SFR адрес:	0xE4	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Регистр содержит младший байт 16-битной величины захвата или перезагрузки.

5.6.39. RCAP4H - Регистр старшего байта захвата таймера 4

Название регистра:	RCAP4H - Timer 4 Capture Register High Byte		
SFR адрес:	0xE5	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Регистр содержит старший байт 16-битной величины захвата или перезагрузки.

5.6.40. TL4 - Регистр младшего байта таймера 4

Название регистра:	TL4 - Timer 4 Low Byte		
SFR адрес:	0xF4	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Регистр содержит младший байт 16-битной величины таймера 4.

5.6.41. TH4 - Регистр старшего байта таймера 4

Название регистра:	TL4 - Timer 4 High Byte		
SFR адрес:	0xF5	Значение после сброса:	00000000b (0x00)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Регистр содержит старший байт 16-битной величины таймера 4.

5.6.42. PCA0MD - Регистр управления режимом PCA

Название регистра:	PCA0MD - PCA Mode Register		
SFR адрес:	0xD9	Значение после сброса:	01000000b (0x40)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
CIDL	-	-	-	CPS2	CPS1	CPS0	ECF
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0

Бит 7: CIDL - PCA Counter/Timer Idle Control - бит управления режимом энергосбережения.
0 - CPA продолжает функционировать, когда ядро переходит в Idle режим.
1 - CPA приостанавливается, когда ядро переходит в Idle режим.

Биты 6-4 не используются, читаются как 000b, при записи значение игнорируется.

Биты 3-1: CPS2-0 -PCA Counter/Timer Pulse Select - биты выбора источника счетных импульсов:

CPS2	CPS1	CPS0	Источник частоты
0	0	0	Системная частота, деленная на 12
0	0	1	Системная частота, деленная на 4
0	1	0	Переполнение таймера 0
0	1	1	Перепад уровней с высокого в низкий на ECI с максимальной тотой не выше, чем системная частота, деленная на 4
1	0	0	Системная частота
1	0	1	Внешняя частота, деленная на 8
1	1	0	Зарезервировано
1	1	1	Зарезервировано

Бит 0: ECF – PCA Counter/Timer Overflow Interrupt Enable – разрешение (1) установки CF (PCA0CN.7) флага.

5.7. Достоинства и недостатки семейства C8051F02x

Семейство микроконтроллеров C8051F02x насчитывает только 4 микроконтроллера. Семейство имеет более широкую номенклатуру периферии чем первые два семейства. Это семейство имеет микроконтроллерное ядро CIP-51, и работает на частотах до 25MHz, обеспечивая при этом пиковую производительность, достигающую 25MIPS.

Аналоговая периферия семейства содержит: первый 12(10)-битный аналого-цифровой преобразователь с программируемым усилителем и восьмиканальным входным мультиплексором, второй высокоскоростной 8-битный аналого-цифровой преобразователь с программируемым усилителем и восьмиканальным входным мультиплексором, два 12-битных цифро-

аналоговых преобразователя, два аналоговых компаратора, источник опорного напряжения и датчик температуры.

Цифровая периферия имеет все узлы стандартного микроконтроллера 8052, а также программируемый счетчик массив, расширенный обработчик прерываний, охранный таймер и монитор питания, а также встроенный программируемый генератор. В набор встроенных аппаратных интерфейсов входят: SMBus (совместимый с I2C), SPI и 2 высокопроизводительных расширенных последовательных порта UART. Все интерфейсы поддерживают многопроцессорный режим. Кроме того, имеется развитый контроллер прерываний, обрабатывающий более 20 источников прерываний. В состав цифровой периферии включены еще 4 порта ввода/вывода (общее количество - 8!), которые, кроме того, могут использоваться для вывода также введенного многофункционального интерфейса внешней памяти. Причем, интерфейс внешней памяти может работать как в мультиплексированном режиме, так и в немультиплексированном режиме.

Включение в состав аналоговой периферии второго аналого-цифрового преобразователя и в состав цифровой периферии четырех восьмибитных портов естественно привело к увеличению количества выводов корпуса, усложнению коммутатора настройки Crossbar, и, как следствие, к значительному усложнению регистров специальных функций и конфигурирования микроконтроллера.

Семейство имеет 64K встроенной Flash памяти, т.е. предельный объем стандартного 805., что безусловно необходимо и достаточно для функционирования такой сложной микросистемы. Все микроконтроллеры имеют кроме стандартной памяти в 256 байт еще 4K оперативной памяти, расположенной в адресном пространстве внешней памяти.

Перечисленные достоинства делают это семейство одним из перспективных для построения сложных систем измерения и управления.

Очевидно, что расширение состава периферийных устройств привело к незначительному повышению стоимости микроконтроллеров, которая находится в диапазоне от $24 до $30.

Дальнейшее развитие это семейство получило в виде семейства C8051F120 (см. главу 9).